Hallo zusammen,
einige Neuheiten der diesjährigen CeBIT'08 - zumindest wer einen NDA unterzeichnet hat
- waren/sind: Server mit bis zu
ZWEI, parallel geschalteten, CMT-fähigen UltraSPARC
T2+ Chips (insg. 16 Kerne mit 128 Threads). Diese Systeme sind jetzt bei Sun/Fujitsu/FSC bestellbar.
Unterschiede zwischen "T2" zum "T2+"
T2 | T2+ | Feature |
X | X | Up to 64 threads per processor (with 8 cores) |
X | X | On-chip Level-1 and Level-2 caches |
X | X | Per-core floating point capabilities |
X | X | Per-core cryptographic acceleration |
X | X | On-chip PCI Express interface |
X | - | Two on-chip 10 Gb Ethernet interfaces |
- | X | On-chip cache coherency logic and links |
("X"=enthalten, "-"=nicht enthalten)
Namensschema - ohne Gewähr
Stelle | Bedeutung |
1 | System-Klasse (T= "UltraSPARC T", X = "x86/x86_64") |
2 | "Enterprise Class", evlt. auch Skalierung (5 oder 4) (?) |
3 | Höheneinheiten (1 = "1HE", 2 = "2HE") |
4 | Generation (0 = "1. Generation", 2 = "2. Generation", 4 = "3. Generation") |
5 | freibleibend |
Bespiele:
T1000 = UltraSPARC T1 (der Rest trifft hier leider nicht zu)
T5140 = UltraSPARC T, 1HE, 3. Generation des UltraSPARC T (T2+)
Gruß
escimo