ISSCC: Alpha schrumpft, SPARC macht weniger Fehler

[Sparky]

ISSCC: Alpha schrumpft, SPARC macht weniger Fehler

Neben einem geballten Auftritt von Intels Itanium-Familie können auch andere 64-Bit-Prozessoren auf der International Solid State Circuit Conference (ISSCC) Erfolge verbuchen. So haben die jetzt zum HP-Compaq-Konzern gehörenden Alpha-Entwickler aus Shrewsbury/Massachusetts den 64-Bit-Prozessor von einer 0,18-Mikron-Produktionsumgebung auf 0,13-Mikron-Strukturen verkleinert. Dadurch schrumpft die Die-Fläche von knapp vier auf 2,5 Quadratzentimeter. Den Takt wollen die HP-Ingenieure von 1,25 auf 1,45 Gigahertz steigern, der Stromverbrauch sinkt voraussichtlich auf 100 Watt (bisher 155). Im Herbst dieses Jahres soll der kleinere Alpha produktionsreif werden.  

Mit einer SPARC-V-Implementierung ist Fujitsu dem ursprünglichen Eigentümer der SPARC-Architektur Sun bereits im vergangenen Herbst zuvorgekommen. Bei der Neuauflage des Designs haben die Japaner das Augenmerk speziell auf eine bessere Fehlerkorrektur gelegt. Alle Datenpfad-Latches des Chips verfügen über eine zusätzliche Parity-Prüflogik, die 80 Prozent aller Fehler entdecken soll. L1- und L2-Cache-Einträge sind durch ECC-Verfahren gesichert, L1-Tags zusätzlich durch Parity-Mechanismen und duplizierte Einträge. Als L2-Cache gibt es 2 MByte. Mit einem Takt von 1,3 GHz erzielt er Datenraten von 41,6 GByte pro Sekunde. Der Chip misst 18,14 mm × 16 mm und soll in 0,13-Mikron-Technologie in einem achtschichtigen Kupferprozess produziert werden. Die rund 191 Millionen Transistoren benötigen eine Leistung von knapp 35 Watt. (Erich Bonnert) / (jk/c't)


Quelle: http://www.heise.de/newsticker/data/jk-12.02.03-000/